


<Priority Document Translation>



THE KOREAN INDUSTRIAL
PROPERTY OFFICE

This is to certify that the following application annexed
hereto is a true copy from the records of the Korean Industrial
Property Office.

Application Number : 2000-80738 (Patent)

Date of Application : December 22, 2000

Applicant(s) : ELECTRONICS AND TELECOMMUNICATIONS
RESEARCH INSTITUTE

January 30, 2001

COMMISSIONER

J1017 U.S. PTO
09/824065
04/03/01

대한민국 특허청
KOREAN INDUSTRIAL
PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Industrial
Property Office.

출원번호 : 특허출원 2000년 제 80738 호
Application Number

출원년월일 : 2000년 12월 22일
Date of Application

출원인 : 한국전자통신연구원
Applicant(s)


CERTIFIED COPY OF
PRIORITY DOCUMENT



2001 년 01 월 30 일

특 허 청

COMMISSIONER



【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0010
【제출일자】	2000. 12. 22
【발명의 명칭】	디에스엘 통신서비스칩용 에이티엠 에스에이알 모듈장치
【발명의 영문명칭】	An ATM SAR module for a xDSL communication service chi
【출원인】	
【명칭】	한국전자통신연구원
【출원인코드】	3-1998-007763-8
【대리인】	
【성명】	특허법인 신성 정지원
【대리인코드】	9-2000-000292-3
【포괄위임등록번호】	2000-051975-8
【대리인】	
【성명】	특허법인 신성 원석희
【대리인코드】	9-1998-000444-1
【포괄위임등록번호】	2000-051975-8
【대리인】	
【성명】	특허법인 신성 박해천
【대리인코드】	9-1998-000223-4
【포괄위임등록번호】	2000-051975-8
【발명자】	
【성명의 국문표기】	황대환
【성명의 영문표기】	HWANG,Dae Hwan
【주민등록번호】	630716-1010012
【우편번호】	305-390
【주소】	대전광역시 유성구 전민동 나래아파트 103-905
【국적】	KR
【심사청구】	청구
【취지】	특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사를 청구합니다. 대리인 특허법인 신성 정지원 (인) 대리인 특허법인 신성 원석희 (인) 대리인 특허법인 신성 박해천 (인)

【수수료】

【기본출원료】 20 면 29,000 원

【가산출원료】 12 면 12,000 원

【우선권주장료】 0 건 0 원

【심사청구료】 5 항 269,000 원

【합계】 310,000 원

【감면사유】 정부출연연구기관

【감면후 수수료】 155,000 원

【첨부서류】 1. 요약서·명세서(도면)_1통

【요약서】**【요약】**

본 발명의 구성은, ATM SAR이 패킷 메모리에 데이터를 쓰고, 읽기 위해 필요한 신호를 발생하는 모듈로서, 필요한 어드레스, 칩 선택, 읽기 쓰기 구분 신호 등을 발생하는 메모리 제어부와, AAL-5 PDU에 필요한 CRC 블록을 생성하기 위해 사용하는 블록으로 송신하고자 하는 AAL-5 PDU를 가상 채널 단위 계산하는 CRC32 발생 송신 모듈과, 상대 네트워크를 통해 입력된 AAL-5 PDU의 오류를 확인하기 위한 블록으로 송신부와 동일하게 가상 채널별 AAL-5 PDU단위의 동작이 이루어지는 CRC32 수신 처리모듈과, OAM 셀에 대한 처리를 하며 송수신 모듈 모두 AAL-5의 CRC32 처리와 유사하게 처리하는 CRC10 처리부와, 처리되어야 하는 데이터의 유형에 따라, 그리고 전송하는 AAL PDU의 가상 채널 설정 정보에 따라 ATM 헤더가 첨가 또는 해석하는 헤더 매니저 모듈과, 외부의 물리 계층과 표준 접속을 제공하는 UTOPIA 인터페이스 모듈과, ATM SAR의 전체적인 동작을 관할하는 ATM SAR 상태머신과, ATM SAR이 전송하여야 하는 데이터 또는 ATM SAR를 통해 수신된 데이터를 저장하는 패킷 메모리를 포함하여 이루어지며, 송수신 패킷 메모리를 이용하여 최적으로 데이터를 외부 xDSL 네트워크와 교환하고 이를 xDSL 통신서비스 칩이 거느린 주변 장치와 공유함으로써 입출력되는 데이터의 송수신 성능을 향상시킨 디에스엘 통신 서비스칩용 에이티엠 에스에이알 모듈장치를 제공한다.

【대표도】

도 7

1020000080738

2001/1/3

【색인어】

디에스엘(DSL), 비동기 전송 모드(ATM), SAR

【명세서】**【발명의 명칭】**

디에스엘 통신서비스칩용 에이티엠 에스에이알 모듈장치{An ATM SAR module for a xDSL communication service chip}

【도면의 간단한 설명】

도 1은 xDSL 통신서비스 칩의 응용예를 보여주는 도면이다.

도 2는 종래의 ATM SAR의 구성 방식을 나타낸 도면이다.

도 3은 종래의 ATM SAR의 다른 구성 방식을 나타낸 도면이다.

도 4는 종래의 ATM SAR의 또다른 구성방식을 나타낸 도면이다.

도 5는 ATM SAR과 주변 IO간의 신호 흐름 형태를 보여주는 도면이다.

도 6은 ATM SAR과 주변 IO간의 신호 흐름 형태를 보여주는 도면이다.

도 7은 본 발명의 실시예에 따른 ATM SAR 모듈의 하드웨어 구성도이다.

도 8은 본 발명의 실시예에 따른 ATM SAR 모듈의 신호 흐름 형태를 보여주는 도면이다.

도 9는 본 발명의 실시예에 따른 ATM SAR 모듈의 동작 상태를 보여주는 도면이다.

도 10은 본 발명의 실시예에 따른 ATM SAR 모듈이 적용된 xDSL 통신 서비스 칩의 기능 블록도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

속 인터넷 서비스의 제공이 어려운 실정이다.

<18> 현재 이에 대한 해결책으로 대두되고 있는 것이 기존 전화선을 그대로 사용하면서 수 Mbps급의 하향 고속 통신 대역을 제공함으로써 대용량의 정보를 수신할 수 있는 xDSL 기술이다. xDSL은 사용하는 기술의 유형에 따라 ADSL(Asymmetrical Digital Subscriber Line), UADSL(Universal Asymmetrical DSL), VDSL(Very high-data rate DSL), HDSL(High-data rate DSL) 등등으로 나뉘며, 새로운 선로의 포선이 필요하지 않다는 큰 장점과 인터넷 사용자의 트래픽 특징을 잘 수용한다는 이점을 지녀, 텍스트 및 간단한 그래픽 위주의 데이터 서비스에서 다량의 정보대역을 점유하는 멀티미디어 서비스를 수용할 수 있는 가장 실현성 있는 대안으로 자리 매김하고 있다.

<19> 다음은 소규모 사무실 또는 가정에서 개별 가입자가 직접 통신 매치를 공유하며, WEB, VoIP(Voice over Internet Protocol), 인터넷 TV와 같은 다양한 통신 서비스를 제공하기 위한 xDSL 통신 서비스 칩의 일반적인 구조를 설명하고, 이중 xDSL 매체 접근방식인 ATM SAR(Asynchronous Transfer Mode Segmentation and Reassembly)의 구성 방법에 대하여 기술한다.

<20> 도 1은 xDSL 통신서비스 칩을 사용한 응용예를 보여주는 도면이다. 도 1에 도시되어 있는 바와 같이 소호(SOHO : Small Office/Home Office)용의 xDSL 통신 서비스 칩의 응용분야는 크게 범용 PC를 인터넷망에 연결하여 주는 내장형 모뎀의 구현과, 현재 급속한 인터넷 실시간 서비스로 각광받고 있는 VoIP(Voice over Internet Protocol) 및 AV(Audio Visual) 단말을 구현하는데 사용될 수 있다. 또한, 소규모 사무실 및 가정내 망을 구축하여 각각의 자원과 외부망을 공유하는 간단한 SOHO용 라우터를 구현하는데 사용될 수 있다.

- <21> 일반적으로 xDSL 통신서비스 칩의 각각의 정보가 외부 xDSL 네트워크에 접속되기 위해서는 xDSL 표준 매체 접속 방식인 ATM SAR의 경로를 사용하여야 하며, 통신 서비스 관점에서 이들 정보의 제공/소모지와 ATM SAR의 최적의 데이터 교환이 xDSL 통신서비스 칩의 성능과 사용자에게 제공되는 서비스의 질을 결정하는 중요한 요소가 된다.
- <22> 다음은 실제 xDSL 통신 서비스 칩의 성능을 결정하는 ATM SAR의 구현 방법과 이의 동작 원리에 대해 설명한다.
- <23> ATM SAR은 xDSL 물리 매체를 사용하기 위해 현재 표준으로 제정되어 있는 매체 액세스 제어(Medium Access Control, MAC) 방식의 일종으로서, 이미 ATM SAR의 기능은 사용되는 응용처에 따라 다양한 형태의 상용칩이 국내외 시장에 출시된 상태이다.
- <24> 상기한 ATM SAR을 SOHO(Small Office / Home Office)용의 xDSL 통신 서비스 칩에 응용하여 사용하기 위해서는, 사무실 또는 가정 내에서 발생하는 트래픽과 xDSL 망을 통한 외부 트래픽을 효율적으로 관리하여야 하며, 이를 위해서는 정보의 발생부와 수신부와의 최적의 정보 교환이 이루어질 수 있는 구조가 고려되어야 한다.
- <25> 기존의 ATM SAR의 기능은 주로 단말에 사용되는 ATM 가입자 어댑터(adaptor) 형태이거나, ATM 스위치 구조(fabric)에 포함되는, 특정 응용에 부합되는 형태로서, 상대적으로 데이터 교환의 효율성이 낮은 문제점이 있다.
- <26> 도 2 내지 도 4는 종래의 ATM SAR(11)을 구성하는 여러 가지 구조를 보여주고 있다.
- <27> 도 2는 일정 크기를 갖는 FIFO(111)을 통해 사용자 데이터를 ATM SAR(11)가 처리하도록 하는 구조로서, 신호 흐름은 FIFO(111)에서 AAL 계층 처리부(112), ATM 계층 처리

부(113), 그리고 유토피아(UTOPIA) 인터페이스(114)를 통해 ATM 셀 형태의 정보가 전송되는 형태를 갖는다.

<28> 이와 같은 형태는 구성이 단순하다는 측면이 장점이 될 수 있으나, ATM SAR(11)의 성능이 FIFO(111)의 크기에 종속되는 문제점이 있으며, 단일 가상 채널만을 사용하는 경우에는 일정 수준의 성능을 보장할 수 있으나, 다수의 가상 채널을 통해 ATM 셀이 동시에 송수신 되는 경우에는 해당 가상 채널별로 정보를 분리하고 통합하여 주는 기능을 필요로 하게 되는데 이것은 ATM SAR(11)과 이를 제어하는 프로세서와의 과도한 제어 정보 교환을 야기하여 데이터 송수신 효율이 저하되는 문제점이 있다.

<29> 도 3은 도 2의 단점을 해결하기 위한 방안으로서 ATM SAR(11)의 외부에 SRAM, DRAM 등과 같은 범용의 고속 제어 메모리(115)를 설치하여 동시에 송수신되어야 하는 가상 채널별의 데이터를 저장하는 형태의 구조로서, 가상 채널당 필요한 최대 송수신 AAL(ATM Adaption Layer) 패킷을 모두 저장할 수 있는 방식을 보여 주고 있다.

<30> 이와 같은 방식은 데이터를 교환하는 외부 프로세서가 임의의 시점에 고속의 데이터를 ATM SAR(11)의 동작과 무관하게 고속으로 전송하고, 이를 받은 ATM SAR(11)의 처리부는 할당된 ATM 트래픽 특성에 따라 처리할 수 있는 장점을 가지기 때문에 데이터 전송의 관점에서는 도 3의 방식에 비해서 상당히 개선된 구조를 가지나, 외부의 범용 고속 제어 메모리(115)의 필요 용량이 ATM SAR(11)이 지원하는 가상 채널의 수와 최대 AAL 패킷의 크기에 따라 기하급수적으로 증가하는 문제점이 있다.

<31> 도 4는 도 3의 문제점을 해결하기 위한 방안으로서 범용 PC의 슬롯에 탑재되는 PC형 ATM 네트워크 카드에 주로 적용되는 형태를 보여주고 있다. 도 4에 도시되어 있는 바와 같이 ATM SAR(11)의 외부의 범용 스케줄러 메모리(116)는 ATM 헤더와 다수 채널의 데

이터를 일시 저장할 수 있는 최소한의 메모리만을 사용한다. 즉, 도 4의 구조는 사용자가 요구하는 ATM 가상 채널의 VPI(Virtual Path Identifier), VCI(Virtual Channel Identifier)에 따르는 테이블 정보를 관리하고, 그 가상 채널의 경로를 통해 입출력되는 데이터를 PC와 같은 외부 호스트가 갖고 있는 대규모 메모리를 호스트 버스를 통해 공유하게 된다.

<32> 이와 같은 구조는 ATM SAR(11)이 최소한의 메모리를 갖고, 다수의 가상 채널의 경로를 통해 입출력되는 ATM 데이터를 고속으로 효율적으로 처리할 수 있는 장점을 갖게 되나, 고속의 외부 시스템 버스를 갖는 범용 PC와 같은 특정 환경하에서만 그 적용이 가능하다는 단점이 있다.

<33> 이상에서와 같이 xDSL 통신서비스 칩이 처하게 되는 특수한 환경을 고려하면 도 2 내지 도 4에서 보인 일반적인 ATM SAR의 구조에 의해서는 효율적인 데이터 흐름의 보장이 어려우며, 그와 같은 특정 환경에서는 다음에 기술할 데이터 교환 형태를 고려하여 ATM SAR의 구조가 결정되어야 한다.

<34> 도 5와 도 6은 ATM SAR과 주변 IO간의 데이터 교환의 예를 도시한 것으로서, 이를 xDSL 통신 서비스 칩 내부의 환경에 적용하여 HomePNA(Home Phone Line Networking Alliance) 네트워크 또는 LAN과 같은 SOHO 네트워크 모듈(2)과 ATM SAR(11)간의 데이터를 교환하는 예를 보여준다.

<35> 도 5는 가장 일반적인 데이터 흐름을 보여주는 예로서, HomePNA 네트워크 또는 LAN과 같은 SOHO 네트워크 모듈(2)과 ATM SAR 모듈간의 데이터 교환은 프로세서 또는 DMA 컨트롤러의 제어를 통해 시스템 버스에 연결된 호스트 메인 메모리(12)에 쓰고, 읽는 두 번의 동작을 필요로 하게 된다.

<36> 예를 들어, SOHO 네트워크 모듈(2)의 데이터는 외부의 인터넷망으로 전송되기 위해서 일시적으로 호스트 메인 메모리(12)에 쓰여지고, ATM SAR 모듈이 처리가 가능한 시점에 상기 호스트 메인 메모리(12)에 저장된 데이터를 다시 프로세서 또는 DMA 컨트롤러가 읽어서 ATM SAR 메모리(116)에 쓰게 됨으로써 한번의 송신을 위해 시스템 버스를 두번 사용해야 하는 구조를 갖는다.

<37> 일반적으로, 프로세서와 프로세서 버스에 연결된 주변 IO 장치들로 구성된 시스템에서는, 필요한 기능의 처리를 위해서는 해당되는 IO 데이터를 시스템 버스를 통해서 프로세서 모듈에 보내고, 필요한 처리를 거쳐 다시 해당 주변 IO 장치로 보내는 구조를 갖기 때문에, 전체 시스템의 성능을 향상시키기 위해서는 프로세서 모듈의 고속 처리 기능 이상으로 시스템 버스를 효율적으로 처리하는 것이 매우 중요한 요소가 된다. 이러한 관점에서, 도 6의 HomePNA 네트워크 또는 LAN과 같은 SOHO 네트워크 모듈(2)과 ATM SAR 모듈간의 데이터 교환은 시스템 버스의 사용이 비효율적으로 이루어지기 때문에 전체 성능을 저하시키는 문제점이 있다.

<38> 도 6은 도 5의 단점을 개선하기 위해 사용하는 방법으로서, SOHO 네트워크 모듈(2)과 ATM SAR 모듈간에 전용 버스를 갖는 구조를 보인 것이다. 도 6은 프로세서가 처리하여야 하는 최소한의 정보만을 호스트 메인 메모리(12)에 보내고, 이를 조작한 후 해당되는 모듈로 보내는 형태를 취한다. 이때 변경이 필요없는 정보는 SOHO 네트워크 모듈(2)과 ATM SAR 모듈의 2개의 모듈간에 직접 연결된 전용 버스를 통해 교환하게 된다.

<39> 도 6에 도시되어 있는 SOHO 네트워크 모듈(2)과 ATM SAR 모듈간에 인터넷 서비스를 제공하는 신호의 흐름은 다음과 같다. ATM SAR 모듈을 통해 입력된 셀 형태의 정보는 ATM SAR 모듈에 의해 원래의 ALL 패킷 형태로 결합되고, 이와 같이 AAL 패킷 형태로 결

합된 데이터는 SOHO 네트워크에 맞는 인터넷 프로토콜(Internet Protocol, IP) 패킷 형태로 처리된다. 이 경우에, 프로세서는 SOHO 네트워크 모듈(2)에 필요한 헤더 및 제어 정보만을 처리한 후, 이 정보를 ATM SAR 모듈과 SOHO 네트워크 모듈(2)의 전용 버스를 통해 전달되는 사용자 정보와 동기를 맞추어 SOHO 네트워크 모듈(2)로 전송하게 된다.

- <40> 도 6의 구조는 시스템 버스를 변경 처리되어야 하는 제어 정보의 교환용으로만 사용하게 되므로 시스템 버스의 과도한 점유를 방지하고, 이를 다른 IO 장치가 사용이 가능하게 함으로써 프로세서의 효율적인 자원 관리가 가능한 장점을 갖게 되나, ATM SAR 모듈과 SOHO 네트워크 모듈(2)간에 설치되는 별도의 전용버스에 필요한 하드웨어 로직 및 제어 프로토콜이 수반되어야 하는 구성상의 복잡성을 갖는 문제점이 있다.

【발명이 이루고자 하는 기술적 과제】

- <41> 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 송수신 패킷 메모리를 이용하여 최적으로 데이터를 외부 xDSL 네트워크와 교환하고 이를 xDSL 통신서비스 칩이 거느린 주변 장치와 공유함으로써 입출력되는 데이터의 송수신 성능을 향상시킨, 디에스엘 통신서비스칩용 에이티엠 에스에이알 모듈장치를 제공하는 데 있다.

【발명의 구성 및 작용】

- <42> 상기한 목적을 달성하기 위한 수단으로서 본 발명의 구성은, ATM SAR이 패킷 메모리에 데이터를 쓰고, 읽기 위해 필요한 신호를 발생하는 모듈로서, 필요한 어드레스, 칩 선택, 읽기 쓰기 구분 신호 등을 발생하는 메모리 제어부와, AAL-5 PDU에 필요한 CRC

블럭을 생성하기 위해 사용하는 블럭으로 송신하고자 하는 AAL-5 PDU를 가상 채널 단위 계산하는 CRC32 발생 송신 모듈과, 상대 네트워크를 통해 입력된 AAL-5 PDU의 오류를 확인하기 위한 블럭으로 송신부와 동일하게 가상 채널별 AAL-5 PDU단위의 동작이 이루어지는 CRC32 수신 처리모듈과, OAM 셀에 대한 처리를 하며 송수신 모듈 모두 AAL-5의 CRC32 처리와 유사하게 처리하는 CRC10 처리부와, 처리되어야 하는 데이터의 유형에 따라, 그리고 전송하는 AAL PDU의 가상 채널 설정 정보에 따라 ATM 헤더가 첨가 또는 해석하는 헤더 매니저 모듈과, 외부의 물리 계층과 표준 접속을 제공하는 UTOPIA 인터페이스 모듈과, ATM SAR의 전체적인 동작을 관할하는 ATM SAR 상태머신과, ATM SAR이 전송하여야 하는 데이터 또는 ATM SAR를 통해 수신된 데이터를 저장하는 패킷 메모리를 포함하여 이루어진다.

<43> 상기한 패킷 메모리는 듀얼포트 메모리로서, 송신용과 수신용을 분리하여 사용하면 더욱 바람직하다.

<44> 또한, 상기한 송신 패킷 메모리 및 수신 패킷 메모리의 크기할당은 동시에 설정되는 가상 채널의 트래픽 특성에 따라 비대칭적으로 할당할 수 있으며, 상기한 송신 패킷 메모리 및 수신 패킷 메모리의 초기의 크기 할당은 가상 채널 할당에 따라 동적으로 재설정할 수 있다.

<45> 이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 본 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.

<46> 도 7은 본 발명의 실시예에 따른 ATM SAR(15)와 패킷 메모리(16)를 포함한 ATM SAR 모듈의 하드웨어 구성도를 보여주고 있다. 도 7에는 본 발명의 실시예에 따른 ATM SAR 모듈의 구성 이외에도, 전체 xDSL 통신 서비스 칩의 기능을 관할하고 필요한 데이터 조작 처리를 행하는 프로세서(14)와, 호스트 메인 메모리(12)와, DMA 컨트롤러(13)와, SOHO 네트워크 모듈(2)과, 그리고 물리계층(Physical module) (3)을 ATM SAR 모듈의 동작을 설명하기 위해 같이 도시하였다.

<47> 도 7에 도시되어 있는 ATM SAR 모듈의 각 구성부의 기능은 다음과 같다.

<48> ATM SAR(15)의 메모리 제어부(151)는 ATM SAR(15)이 패킷 메모리(16)에 데이터를 쓰고, 읽기 위해 필요한 신호를 발생하는 모듈로서, 필요한 어드레스, 칩 선택, 읽기 쓰기 구분 신호 등을 발생한다.

<49> ATM SAR(15)이 처리하는 데이터 유형은 일반 데이터 송수신을 위한 AAL PDU(Protocol Data Unit)와 유지 관리용 데이터인 F4/F5 레벨(level)의 OAM 데이터가 있다. 이중에서 AAL PDU는 패킷 메모리 경로를 통해서 데이터의 송수신이 이루어지며, OAM 데이터는 ATM SAR(15)이 갖고 있는 OAM 송수신 레지스터에 데이터를 직접 쓰고, 읽는 동작에 의해 데이터의 송수신이 이루어진다.

<50> CRC32 발생 송신 모듈(152)은 AAL-5 PDU에 필요한 32비트 CRC 블록을 생성하기 위해 사용하는 블록으로 송신하고자 하는 AAL-5 PDU를 가상 채널 단위 계산한다.

<51> CRC32 수신 처리모듈(153)은 상대 네트워크를 통해 입력된 AAL-5 PDU의 오류를 확인하기 위한 블록으로 송신부와 동일하게 가상 채널 별 AAL-5 PDU단위의 동작이 이루어진다.

- <52> CRC10 처리부(154, 155)는 OAM 셀에 대한 처리가 이루어지며, 송수신 모듈 공히 AAL-5의 CRC32 처리와 유사한 동작이 이루어진다.
- <53> 처리되어야 하는 데이터의 유형(AAL PDU 또는 OAM 셀)에 따라, 그리고 전송하는 AAL PDU의 가상 채널 설정 정보에 따라 4 옥텟(octets)의 ATM 헤더가 첨가 또는 해석되는 부분이 헤더 매니저(Header manager) 모듈(156)이다.
- <54> UTOPIA 인터페이스 모듈(157)은 외부의 물리 계층(xDSL Physical)(3)과 표준 접속을 제공한다.
- <55> ATM SAR(15)의 전체적인 동작 관할은 ATM SAR 상태머신(state machine) (158)에 의해 이루어진다.
- <56> 패킷 메모리(16)는 ATM SAR(15)이 전송하여야 하는 데이터 또는 ATM SAR(15)를 통해 수신된 데이터를 저장하는 듀얼포트 메모리로서, 송신용과 수신용을 분리하여 사용한다. 이때 송신 패킷 메모리(161) 및 수신 패킷 메모리(162)의 크기할당은 동시에 설정되는 가상 채널의 트래픽 특성에 따라 비대칭적으로 할당할 수 있으며, 상기한 송신 패킷 메모리(161) 및 수신 패킷 메모리(162)의 초기의 크기 할당은 가상 채널 할당에 따라 동적으로 재설정할 수 있다.
- <57> 도 7에 도시되어 있는 ATM SAR 모듈의 동작을 송수신별로 설명하면 다음과 같다.
- <58> 송신의 시작은 LAN 또는 HomePNA 모듈을 통해 입력되는 IP 패킷을 xDSL망을 통해 전송하기 위해 이루어지는데, 상기 SOHO 네트워크 모듈(2)에서 발생된 데이터는 DMA 컨트롤러(13)또는 프로세서(14)에 의해 송신 패킷 메모리(SAR Tx buffer) (161)에 저장된다.

- <59> 프로세서(14)는 송신 패킷 메모리(161)내에 있는 데이터를 필요한 프로토콜 처리를 한 후, AAL PDU(Protocol Data Unit)의 송신을 요구하기 위해 가상 채널에 해당하는 패킷의 위치를 지정하고, 송신 패킷 메모리(161)의 시작 어드레스(address)와 송신되어야 하는 패킷의 길이를 통지하여 준다.
- <60> 이 정보를 받은 ATM SAR(15)는 48 옥텟(octets) 단위로 상위 데이터를 분할하고, 이와 동시에 데이터의 송신 오류 점검을 위해 CRC32 계산을 행한다. AAL PDU는 이 CRC(Cyclic Redundancy Check)32 정보 이외에 AAL-5 프로토콜에 부합되는 프레임을 형성하기 위해 전체 패킷의 길이, CPCS-UU 등을 포함하는 트레일러 정보가 포함된다.
- <61> 이와 같이 48 옥텟(octets) 단위로 분할된 PDU는 가상 채널에 해당되는 4 옥텟(octets)의 ATM 헤더(VPI, VCI)와, 무효(null) 데이터로 처리된 1 옥텟(octets)의 HEC부분을 포함한 53 옥텟(octets)의 ATM 셀의 형태로 가공되어 물리계층(3)으로 보내진다. 이때, ATM 계층의 가상 채널별 트래픽 관리는 ATM SAR 상태 머신(158)이 담당하며, 이는 채널 설정과정에서 초기화된 가상 채널별 평균 대역 폭, 최대 셀 레이트(cell rate) 등을 고려하고, 송신 패킷 메모리(161)에 저장된 채널 별서비스 데이터를 ATM 셀(cell) 단위로 다중화하여 처리한다.
- <62> AAL PDU의 수신은 송신의 역동작으로서 이루어진다. xDSL 물리계층(3)으로부터 ATM 셀의 형태로 입력되는 데이터는 유토피아(UTOPIA) 인터페이스 모듈(157)를 통해 ATM SAR(15)로 수신된다. 이 ATM 셀은 헤더 매니저(header manager) (156)의 헤더 분석과정을 거쳐 해당되는 가상 채널을 확인하고, 이 정보에 따라 채널별의 데이터를 분류하고, CRC-32, 트레일러 처리 등을 행한다.
- <63> 각 가상 채널 별로 입력된 AAL PDU의 리어셈블리(reassembly) 작업은 수신 패킷 메

모리(162)에서 중단되며, 패킷의 완전한 수신은 ATM SAR(15)이 프로세서(14)에 이 데이터 수신 상태정보를 통보함으로써 완료된다.

<64> 이와 같이 수신 패킷 메모리(162)에 저장된 정보는 SOHO 네트워크 모듈(7)에 보내기 위해 필요한 헤더 정보를 포함하는 간단한 조작 처리를 거쳐 프로세서(14) 또는 DMA 컨트롤러(13)의 제어하에 직접 SOHO 네트워크 모듈(7)로 보내진다.

<65> OAM 셀(cell)의 송수신은 패킷 메모리 경로를 사용하지 않고 ATM SAR 레지스터 작업을 통해 ATM SAR(15)이 필요한 처리를 수행한 후, 송수신하는 구조를 갖는다. 이는 ATM 셀이 F4/F5 계층의 유지 관리용의 소량의 정보를 포함하므로 프로세서(14)가 용이하게 처리할 수 있는 구조를 갖도록 하기 위함이다.

<66> 도 8는 본 발명의 실시예에 따른 ATM SAR(15)의 신호 흐름 형태를 보여주고 있다. 본 발명은 ATM SAR(15)와 SOHO 네트워크 모듈(2)간의 데이터 교환 창구로서 패킷 메모리(Tx queue / Rx queue)(16)를 사용하게 되는데, 이 패킷 메모리(16)는 xDSL 통신 서비스 칩 내부의 시스템 버스와 ATM SAR(15)의 사이를 연결하여 주는 역할을 담당한다. 또한, 상기한 패킷 메모리(16)는 프로세서(14)와 ATM SAR(15)이 동시에 액세스 제어가 가능한 듀얼포트(dual port) RAM을 사용한다.

<67> 도 8에 도시되어 있는 바와 같이 본 발명의 실시예에 따른 ATM SAR(15)의 신호 흐름 형태는 SOHO 네트워크 모듈(2)과 ATM SAR(15)간의 데이터 이동에 소요되는 시스템 버스의 효율성을 최대한 높이기 위해서, 기존의 전형적인 데이터 흐름으로서 SOHO 네트워크 모듈(2)에서 호스트 메인 메모리(12)로 데이터를 이동하고 상기 호스트 메인 시스템 메모리(12)에 저장된 데이터를 프로세서가 조작한 후 ATM SAR(15)로 보내 줌으로써 시스템 버스를 두번 사용하는 대신에, SOHO 네트워크 모듈(2)과 ATM SAR(15)의 데이터 교환

은 패킷 메모리(16)를 통하여 이루어지며, 프로세서가 이 패킷 메모리(16)에 저장된 데이터를 직접 조작하여 ATM SAR(15), SOHO 네트워크 모듈(2)로 보내 줌으로써 데이터 이동에 있어서 시스템 버스를 한번만 사용하게 된다.

<68> 도 9는 ATM SAR 내부 블럭간의 신호 흐름을 예시한 것이다. 도 9에 도시되어 있듯이 SOHO 네트워크 모듈(2)과의 일반 사용자 정보교환은 인터페이스 (가), (나), (다), (라), (마), (바) 경로를 통해 이루어지며 그 외 ATM SAR(15)의 초기화 및 상태 통지 그리고 프로세서(14)를 통한 ATM SAR(15)의 관리는 일반적인 호스트 인터페이스인 (사) 경로를 통해 이루어지며, OAM 셀의 송수신은 (사), (아), (자), (마), (바) 경로를 통해 이루어진다.

<69> 도 10은 본 발명의 실시예에 따른 ATM SAR 모듈이 적용된 xDSL 통신서비스 칩의 기능 블럭도를 보여 준다. 도 10에 도시되어 있는 바와 같이 xDSL 통신서비스 칩의 전체 구성은, ATM SAR(15)과 패킷 메모리(16)와 USB(17)와 UART(18)와 HomePNA 트랜시버(19)와 이더넷 트랜시버(20) 등을 포함하며 칩의 기능을 관할하는 프로세서 모듈(1)과, HomePNA, 이더넷(Ethernet) 네트워크를 구성할 수 있는 SOHO 네트워크 모듈(2)과, PC 인터페이스 모듈(4)과, 사용자 인터페이스 모듈(5)과, 외부 I/O 인터페이스 모듈(6)과, 액세스 네트워크(access network) 인터페이스 모듈(7)과, 오디오 인터페이스 모듈(8) 등으로 구성된다.

<70> 도 10에 도시되어 있는 xDSL 통신서비스 칩의 정보 흐름은 USB(17), UART(18)를 통한 경로와, VoIP 및 AV 실시간 통신을 위한 경로와, 그리고 HomePNA 트랜시버(19), 이더넷(Ethernet) 트랜시버(20)를 통해 사무실과 가정 내 자원간의 네트워크를 공유하고 이 자원들에서 발생 또는 소모되는 정보의 흐름을 위한 경로 등이 있다.

<71> 본 발명은 xDSL용 통신서비스 칩에 직접 적용이 가능한 매체 접속용 ATM SAR의 하드웨어 구성방법에 대한 내용을 기술하였다. 기존의 ATM SAR의 구성은 본 발명과는 달리 일반 응용에 포괄적으로 사용 될 수 있는 구조를 가져, 시스템 전체의 데이터 흐름의 효율성과 성능에 한계를 갖고 있다. 이 같은 일반적인 구조를 본 발명의 xDSL 통신서비스 칩에 적용하는 것은 시스템 버스의 과도한 사용, 구성의 복잡성 그리고 프로세서의 지나친 개입 등으로 칩의 충분한 성능을 보장할 수 없다. 본 발명은 이러한 종래의 결점을 해결하고 전체 칩의 성능을 향상하기 위해 ATM SAR 모듈에 데이터 송수신 패킷 메모리를 두어 프로세서 또는 DMA 컨트롤러의 ATM SAR 모듈 접근을 최소화하였으며, 이와 같은 구조는 ATM SAR 모듈의 패킷처리를 위한 외부 메모리 구성의 단순화 및 데이터 교환의 효율성을 수반한다. 또한 데이터 전송을 위한 시스템 버스의 사용을 최소화하고, 프로세서가 수행해야 하는 ATM SAR 모듈 처리 부하를 줄여, 전체 xDSL 통신 서비스 칩의 성능을 크게 개선할 수 있다.

<72> 본 발명에서 대상으로 삼는 응용대상은 xDSL 네트워크 기반에서 인터넷 서비스를 개인 사용자, 소규모 사무실 또는 가정 내에서 망을 구축하여 사용할 수 있도록 하는 내외장형 xDSL 모뎀, VoIP/AV 단말 그리고 SOHO용 라우터 등이다. 이와 같은 응용 서비스를 원활히 제공하기 위해서는 xDSL 망으로 데이터를 송수신하는 ATM SAR의 구조 및 그 성능이 통신 서비스의 품질에 직접적인 영향을 미친다. 즉 내외장형 xDSL 모뎀은 PC의 데이터를 UART, USB를 통해 입출력 받으며, VoIP, AV단말 그리고 SOHO용 라우터 등도 AV 코덱 또는 LAN, HomePNA 모듈과의 데이터 입출력을 통해 통신 서비스가 이루어진다. 본 발명은 이같은 대량의 정보 이동에 부합되는 ATM SAR의 효율적인 구조를 제안함으로써 xDSL 통신서비스 및 주 응용 서비스를 원활히 지원하고 프로세서 및 시스템의 부담을

경감시켜, 추후 새로운 응용에 쉽게 적용할 수 있도록 하였다.

<73> 이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

【발명의 효과】

<74> 이상의 설명에서와 같이 본 발명의 실시예에서, 송수신 패킷 메모리를 이용하여 최적으로 데이터를 외부 xDSL 네트워크와 교환하고 이를 xDSL 통신서비스 칩이 거느린 주변 장치와 공유함으로써 입출력되는 데이터의 송수신 성능을 향상시킨 효과를 가진 디에스엘 통신서비스칩용 에이티엠 에스에이알 모듈장치를 제공할 수가 있다. 본 발명의 이와 같은 효과는 xDSL 통신서비스 칩 분야에서 본 발명의 기술적 사상의 범위를 벗어나지 않는 범위내에서 다양하게 응용되어 매우 유용하게 이용될 수가 있다.

【특허청구범위】**【청구항 1】**

ATM SAR이 패킷 메모리에 액세스하기 위해 필요한 제어신호를 발생하는 메모리 제어수단;

AAL-5 PDU(ATM Adaption Layer-5 Protocol Data Unit)를 가상 채널 단위 계산하여 CRC(Cyclic Redundancy Check)블럭을 생성하기 위한 블럭으로 송신하는 CRC32 발생 및 송신수단;

상대 네트워크를 통해 입력된 오류를 확인하기 위한 블럭으로 송신부와 동일하게 가상 채널별 AAL-5 PDU단위의 동작이 이루어지는 CRC32 수신 처리수단;

OAM(Quadrature Amplitude Modulation) 셀에 대한 처리를 하며 송수신 모듈 모두 AAL-5의 CRC32 처리와 유사하게 처리하는 CRC10 처리수단;

처리되어야 하는 데이터의 유형 및 전송하는 AAL PDU(ATM Adaption Layer Protocol Data Unit)의 가상 채널 설정 정보에 따라 ATM 헤더가 첨가되거나 해석되는 헤더 매니저 수단;

외부의 물리 계층과 표준 접속을 제공하는 유토피아(UTOPIA) 인터페이싱 수단과, ATM SAR의 전체적인 동작을 관할하는 ATM SAR 상태관리수단; 및

ATM SAR이 전송하여야 하는 데이터 또는 ATM SAR를 통해 수신된 데이터를 저장하는 패킷 메모리수단

을 포함하여 이루어지는 것을 특징으로 하는 디에스엘 통신서비스칩용 에이티엠 에스에이알 모듈장치.

【청구항 2】

제 1 항에 있어서,

상기 패킷 메모리수단은 듀얼포트 메모리인 것을 특징으로 하는 디에스엘 통신서비스칩용 에이티엠 에스에이알 모듈장치.

【청구항 3】

제 2 항에 있어서,

상기한 패킷 메모리수단은 송신용 패킷 메모리와 수신용 패킷 메모리를 포함하는 것을 특징으로 하는 디에스엘 통신서비스칩용 에이티엠 에스에이알 모듈장치.

【청구항 4】

제 3 항에 있어서,


상기 송신용 패킷 메모리 및 수신용 패킷 메모리의 크기할당은 동시에 설정되는 가상 채널의 트래픽 특성에 따라 비대칭적으로 할당되는 것을 특징으로 하는 디에스엘 통신서비스칩용 에이티엠 에스에이알 모듈장치.

【청구항 5】


제 4항에 있어서, 상기한 송신용 패킷 메모리 및 수신용 패킷 메모리의 초기의 크기 할당은 가상 채널 할당에 따라 동적으로 재설정하는 것을 특징으로 하는 디에스엘 통신서비스칩용 에이티엠 에스에이알 모듈장치.

【도면】


【도 1】




【도 2】




【도 3】




【도 4】




【도 5】




【도 6】




【도 7】



【도 8】



【도 9】



【도 10】

